

PREPARATION REPORT LAB4

ADVANCED CPU ARCHITECTURE AND HARDWARE

ACCELERATORS LAB

361.1.4693

Yoav Tsur 211903406

Elad Lavi 211626551

2026 Semester B

תוכן עניינים

Contents

3		מבוא
7		בדיקות ביצועים
15		סימולצייה בModel SIM
17		ורפיקציה חומרתית Signal Tap
20		בדיקת PWM במעבדה

מבוא

במעבדה זו למדנו להשתמש ביכולות של תוכנת Quartus ובפרט לבצע סינתזה עבור מודלים שפיתחנו בעבר במעבדה הראשונה בבניית יחידת הALU ובנוסף לייצר סדרת פעולות שונות של PWM בעל DUTY CYCLE לבחירתנו באמצעות טיימר וחלוקת שעון וטעינת ערכים ברזולוציה של 16 ביט. את הסינתזה ביצענו על גבי FPGA V Cyclone של כרטיס standard 10DE.

הDESIGN שלנו למעשה בנוי כך שהמלבן העליון (היחידה האריתמטית לוגית) מגיעה ישירות מהמעבדה הראשונה ואילו הוספנו תכנון בVHDL של בלוק נוסף - רכיב סינכרוני התומך בשלושה מצבי פעולה ליצירת אותות ריבועיים PWM.




figure 1: System Top sketch

רכיב ה-PWM Output Unit בנוי כך :




figure 2: Timer operation sketch

כאמור היחידה תומכת ב3 מצבי פעולה ליצירת הגלים המרובעים המוצגים בתמונה הנ"ל:




figure 3: Timer modes

האותות נוצרים למעשה ע"י טיימר הפועל בין 0 לערך של רגיסטר Y היכול להכיל עד 16 ביטים. כאשר המונה מגיע לערך של Y נדלק הסיגנל EQUY כך שאנו מאפסים את המונה ומתחילים ספירה מחדש. לצורך קביעת הדיוטי סייקל אנו משתמשים ברגיסטר X. נפרט על שלושת אופני הפעולה:

מצב ראשון - set/reset: במנייה מ0 לערך של X המוצא הוא 0, מ X ועד Y המוצא הוא 1. כך הדיוטי סייקל הוא למעשה X/Y (כפול 100 לאחוזים).

מצב שני - reset/set: זהו המצב המשלים של המצב הראשון והדיוטי סייקל שלו יהיה 1 פחות X/Y.

מצב שלישי - toggle: במצב זה אנו משנים את המוצא בכל פעם שאנו מגיעים לערך X כך שיש לנו במצב יציב מחזור שלם (מ X עד ל X בפעם הבאה) לעלייה ובדומה לירידה. כך שלמעשה אנו עובדים תמיד בדיוטי סייקל של 50 אחוז ללא תלות בערכי X ו Y והמימוש הוא מימוש של חלוקת תדר ב2.

מצורף תמונה של ISA הכוללת החדשה שנדרשנו כאשר נציין כי במצב PWM אנו עובדים עם וקטורים באורך 16 ואילו בשאר המצבים וקטורים באורך 8.

Function Type	Decimal value	ALUFN	Operation	Note
PWM Output (<i>Y and X are 16-bit width</i>)	0	00000	PWM MODE0	PWM Mode is Set/Reset
	1	00001	PWM MODE1	PWM Mode is Reset/Set
	2	00010	PWM MODE2	PWM Mode is Toggle
Arithmetic (<i>Y and X are 8-bit width</i>)	8	01000	Res=Y+X	Simple addition
	9	01001	Res=Y-X	Used also for comparison operation
	10	01010	Res=neg(X)	The 2's complement of X
	11	01011	Res=Y+2	Double increment of Y
	12	01100	Res=Y-2	Double decrement of Y in one
Shift (<i>Y and X are 8-bit width</i>)	16	10000	Res=SHL Y,X(k-1 to 0)	Shift Left Y of $q \triangleq X(k-1 \dots 0)$ times Res=Y(n-1-q...0)#(q@0) When $k = \log_2 n$
	17	10001	Res=SHR Y,X(k-1 to 0)	Shift Right Y of $q \triangleq X(k-1 \dots 0)$ times Res=(q@0)#Y(n-1...q) When $k = \log_2 n$
Boolean (<i>Y and X are 8-bit width</i>)	24	11000	Res=not(Y)	
	25	11001	Res=Y or X	
	26	11010	Res=Y and X	
	27	11011	Res=Y xor X	
	28	11100	Res=Y nor X	
	29	11101	Res=Y nand X	
	30	11110	Res=Y xnor X	

figure 4: System ISA - includes ALU & PWM operations

להלן המערכת כולה הצרובה על הFPGA:




figure 5: FPGA Hardware user interface

באמצעות הכפתורים והמתגים אנו בוחרים את סוג הפעולה שיש לעשות. הכניסות למערכת הינן 10 סוויצ'ים ו4 כפתורי פוש ACTIVE LOW. שמונת הסוויצ'ים הנמוכים מיועדים לטעינת ערכים לX וY. הסוויץ התשיעי משמש כENAS למצב PWM והסוויץ האחרון משמש כבורר עבור הPWM כיוון שנצטרך לטעון עבורם 16 ביטים כלומר 8 בכל פעם. את המוצאים של המערכת אנו רואים בשני אופנים שונים. את ערכי X וY אנו רואים בHEX 0 - HEX 3. את המוצא מהALU (עבור פעולות PWM המוצא תמיד יראה 0 כנדרש) אנו רואים בHEX 4 - HEX 5. את ששת נורות הLCD הצגנו בעזרת דיקודר שהגדרנו כיוון שעלינו לחוות את המוצא (ערך של 8 ביטים שנדרש להציג ב2 ספרות בייצוג הקסאדצימלי) באמצעות 7 ביטים המייצגים את הLCD כמצורף בתמונה הבאה:




figure 6: 7 bit decoder to led output

הכפתורי PUSH BUTTONS נועדו על מנת לאפשר ממשק עם הלוח עצמו. שני הכפתורים הנמוכים משמשים כENAS לטעינת ערכים לX וY. כפתור מספר 2 הינו להעברת קוד הפעולה מתוך הISA וכפתור מספר שלוש משמש כENAS לפעולות PWM. לצורך החייוטים בתוכנת QUARTUS השתמשנו ב USER MANUAL לערכת 10-DE. להלן השרטוט המתאר את החיבורים:




figure 7: FPGA interface against Digital System

בדיקות ביצועים

1. רכיב אסינכרוני ALU:

בדיקה זו נעשתה על מנת לבדוק ביצועים ראשוניים של ה-ALU שפיתחנו במעבדה הראשונה אך הפעם בשילוב של סינתזה על גבי כרטיס FPGA אמיתי. מכיוון שהמערכת שפיתחנו הינה א-סינכרונית, כלומר ללא שעון, נצטרך לחבר למערכת רגיסטרים סינכרוניים בכניסה ולמוצא המערכת על מנת לבצע אנליזה בזמן.




figure 8: ALU padded with registers for measurements

לצורך כך, יצרנו קובץ חדש העוסף את המערכת ברגיסטרי כניסה ויציאה על מנת לחשב את המסלול הקריטי ואילוצי התזמון. כזכור המסלול הקריטי הקובע את התדר המקסימלי של המערכת נקבע על ידי הזמן הארוך ביותר שלוקח למידע לזרום מכניסה ליציאה, כלומר במקרה של המעגל הקומבינטורי מדובר בזמן שלוקח למידע לעבור החל מעליית השעון ועד להגעה יציבה לפני עליית השעון הבאה במסלול הארוך ביותר בתוך ה-ALU. להלן תוצאת החישוב של התדר המקסימלי:

<<Filter>>				
	Fmax	Restricted Fmax	Clock Name	Note
1	136.95 MHz	136.95 MHz	clk	

figure 9: ALU maximum frequency measurement

להלן תוצאות מדוח Area של ה-ALU:

Table of Contents		Flow Summary
- Flow Summary - Flow Settings - Flow Non-Default Global Settings - Flow Elapsed Time - Flow OS Summary - Flow Log - Analysis & Synthesis - Fitter - Assembler - Timing Analyzer - EDA Netlist Writer - Flow Messages - Flow Suppressed Messages		Flow Status: Successful - Mon May 25 17:02:09 2026 Quartus Prime Version: 21.1.0 Build 842 10/21/2021 SJ Lite Edition Revision Name: top_ALU Top-level Entity Name: top_ALU Family: Cyclone V Device: 5CSXFC6D6F31C6 Timing Models: Final Logic utilization (in ALMs): 92 / 41,910 (< 1 %) Total registers: 33 Total pins: 36 / 499 (7 %) Total virtual pins: 0 Total block memory bits: 0 / 5,662,720 (0 %) Total DSP Blocks: 0 / 112 (0 %) Total HSSI RX PCSs: 0 / 9 (0 %) Total HSSI PMA RX Deserializers: 0 / 9 (0 %) Total HSSI TX PCSs: 0 / 9 (0 %) Total HSSI PMA TX Serializers: 0 / 9 (0 %) Total PLLs: 0 / 15 (0 %) Total DLLs: 0 / 4 (0 %)

figure 10: ALU Area measurement

להלן תוצאות הperformance של הALU:




figure 11: ALU Performance measurement

להלן תוצאות דוח ה-Power של הALU:




figure 12: ALU Power measurement

נציג את תוצאות המסלול הקריטי:




figure 13: ALU Critical Path

נשים לב כי המסלול הארוך ביותר הינו המסלול העושה שימוש ביחידת החיבור/חיסור וזה הגיוני כי יחידה זו פועלת בצורה של לולאה על כל ביט בוקטורים.

נצרף בנוסף צילומים של הRTL עבור ALU וכל אחד מהרכיבים המרכיבים אותו.

צילום של RTL של ה-ALU_TOP:




figure 14: ALU Top RTL Diagram

צילום של RTL של ה-ADDER/SUB: נשים לב כי הוא משתמש בבלוקים של רכיב FA בתוך לולאה.




figure 15: ALU AdderSub Module RTL Diagram

נשים לב כי ישנם 8 מוקסים ביציאה וזאת כתלות בקוד הפעולה נוציא רק את Logic-של ה RTL צילום של תוצאת הפעולה התואמת לקוד




figure 16: ALU Logic Module RTL Diagram

צילום של RTL של ה-Shifter:




figure 17: ALU Shifter Module RTL Diagram

צילום של RTL של ה-FA: מממש בצורה ישירה לפי שערים לוגים את פעולת ה-FA.




figure 18: FA Module RTL Diagram

2. חלק סינכרוני PWM:

כעת נציג את הביצועים של החלק הסינכרוני של המערכת - יחידת ה-PWM. כיוון שהטיימר הוא מעגל סינכרוני בעצמו לא נדרש לרפד ברגיסטרים את המערכת על מנת למדוד את המסלול הקריטי. להלן תוצאות עבור חלק זה: תחילה Fmax:

	Fmax	Restricted Fmax	Clock Name	Note
1	269.91 MHz	269.91 MHz	clk	

figure 19: maximum frequency for PWM unit

נשים לב כי תדר יחידה זו מהיר משמעותית מהחלק הקומבינטורי וזאת כי הלוגיקה הנדרשת לביצוע פשוטה בהרבה כך שהמסלול הקריטי קצר יותר וכתוצאה מכך היחידה יכולה לפעול בתדר גבוה יותר. להלן תוצאות מדח Area של ה-PWM:

Flow Summary	
<<Filter>>	
Flow Status	Successful - Sun May 31 12:24:53 2026
Quartus Prime Version	21.1.0 Build 842 10/21/2021 SJ Lite Edition
Revision Name	PWM
Top-level Entity Name	PWM
Family	Cyclone V
Device	5CSXFC6D6F31C6
Timing Models	Final
Logic utilization (in ALMs)	36 / 41,910 (< 1 %)
Total registers	18
Total pins	39 / 499 (8 %)
Total virtual pins	0
Total block memory bits	0 / 5,662,720 (0 %)
Total DSP Blocks	0 / 112 (0 %)
Total HSSI RX PCSs	0 / 9 (0 %)
Total HSSI PMA RX Deserializers	0 / 9 (0 %)
Total HSSI TX PCSs	0 / 9 (0 %)
Total HSSI PMA TX Serializers	0 / 9 (0 %)
Total PLLs	0 / 15 (0 %)
Total DLLs	0 / 4 (0 %)

figure 20: Area measurement for PWM unit

להלן תוצאות ה-performance של ה-PWM:




figure 21: Performance measurement for PWM unit

להלן תוצאות דח ה-Power של PWM:




figure 22: Power measurement for PWM unit

נצרך בנוסף צילום של הRTL עבור PWM:




figure 23: RTL for PWM unit

להלן סיכום של הנתונים , The PPA characterization of the digital system :

The PPA characterization of the digital system:

Area						
	Logic elements	Registers	I/O pins	Embedded memory bits	Embedded 9-bit Multipliers	PLLs
Combinational subpart	92	33	36	0	—	0
Synchronous subpart	36	18	39	0	—	0

Performance			
	f_{max}	Critical path (what is the slowest submodule and why does it cause the critical path)	$f_{MCLK} (= f_{sysclk})$
Combinational subpart	136.95 MHz	From Reg ALU to Vsig data Delay 7.01 ns	None
Synchronous subpart	269.91 MHz	From Count [16] to PWM...reg data delay 3.468 ns	50 MHz

Power				
	Total power consumption	Static power consumption	Dynamic power consumption	I/O power consumption
Combinational subpart	423.07 mW	441.24 mW	0.64 mW	11.18 mW
Synchronous subpart	423.08 mW	441.24 mW	0.33 mW	11.51 mW

figure 24: Summary report PPA for entire System

3. דוחות של המערכת כולה :

תדר מקסימלי:

	Fmax	Restricted Fmax	Clock Name	Note
1	232.18 MHz	232.18 MHz	PlIPart... divclk	

figure 25: maximum frequency for entire System

מסלול קריטי: בתמונה השנייה מופיע בכחול מודגש במסלול הקריטי

	Slack	From Node	To Node	Launch Clock	Latch Clock	Relationship	Clock Skew	Data Delay
1	20.693	System...r_q[2]	System...q[14]	PlIPart... divclk	PlIPart... divclk	25.000	-0.084	4.143

figure 26: Critical Path from node to node




figure 27: Critical Path sketch

נתוני הספק:

Power Analyzer Summary	
<<Filter>>	
Power Analyzer Status	Successful - Tue May 26 15:53:35 2026
Quartus Prime Version	21.1.0 Build 842 10/21/2021 SJ Lite Edition
Revision Name	FPGA_Top
Top-level Entity Name	FPGA_Top
Family	Cyclone V
Device	5CSXFC6D6F31C6
Power Models	Final
Total Thermal Power Dissipation	424.59 mW
Core Dynamic Thermal Power Dissipation	0.00 mW
Core Static Thermal Power Dissipation	415.03 mW
I/O Thermal Power Dissipation	9.56 mW
Power Estimation Confidence	Low: user provided insufficient toggle rate data

figure 28: Power measurement for entire System

צילום של הRTL של המערכת כולה:




figure 29: RTL Diagram for entire System

סימולציה ב-Model SIM :

להלן צילומי מסך עבור הסימולציה של המערכת כולה המאחדת את החלק של ה-ALU והחלק של ה-PWM דוגמה ראשונה:

ניתן לראות כי עבור קוד ALU 00001 נוצר PWM במצב RESET/SET (הסיגל הסגול).
ניתן לראות כי עבור $y=5, x=10$ נוצר PWM עם DC של 50%.




figure 30: ADD operation shown in TestBench

דוגמה שנייה:

ניתן לראות כי עבור קוד ALU 00010 נוצר PWM במצב Toggle (הסיגל הסגול).
ניתן לשים לב כי הפעולה הקודמת הינה 01000 שזה חיבור בין X ל Y ואכן ניתן לראות שהתוצאה 15, נציין כי פעולות אריתמטיות המשתמשות ב-ALU מבוצעות ב-מחזור שעון אחד ולכן בסימולציה זה נראה כי התוצאה מיידית.




figure 31: Toggle operation shown in TestBench

להלן צילום מסך מסימולציה FPGA_TOP הממחישה את השילוב של המערכת הדיגיטלית ביחד עם הממשק למשתמש שכולל לחצנים, סוויצ'ים ותצוגה.

ניתן לראות בדוגמה זאת כי קוד הפעולה הוא 01000 שזהו פעולת חיבור בין X ל Y .
גם כאן $Y=5, X=10$.

ניתן לראות את השינוי בסיגל SW כדי להכניס את הערכים האלו בבינארי, נשים לב כי 9SW נשאר 0 מאחר ואנו רוצים בפעולה אריתמטית וקטורים באורך של 8 ביט בלבד.

ניתן לראות כי הסיגל המייצג את הלחצנים (KEYS) משתנה כל פעם בהתאם להכנסת X ו Y לALU, כאשר 0KEY מאפשר להכניס ל Y ו 1KEY מאפשר להכניס ל X ואילו 2X טוען את הפקודה עצמה.

נציין כי הלחצנים הם במצב של Active-Low כלומר כאשר הם נלחצים הם משתנים מ 1 ל 0.

לאחר לחיצה על 2KEY ושינוי הוקטור ל-1011 נשים לב כי התוצאה נהיית 15 ואילו הלדים שלנו משתנים בהתאמה.

לדים 5-9 מציגים את קוד הפעולה עצמה, לדים 0-3 מציגים את ארבעת הדגלים ואילו לד 4 חסר שימוש ולכן מופיע באדום בסימולציה.



figure 32: ADD operation shown in TestBench including user interface

ורפיקציה חומריתית Signal Tap:

נרצה לבצע ורפיקציה של החומרה על ידי Signal Tap של ה-Quartus. נתפוס בזמן אמת את מצב הסיגנלים של הרכיב, ובהתאם לסיגנל שאותו נרצה לתפוס, ברגע שהסיגנל ישתנה למה שאנחנו רוצים נקבל את תוצאות הסיגנלים שנדפס למסך. לצורך כך בדקנו 3 פעולות אחת מכל סוג. מקרה ראשון פעולת Adder/sub: ביצענו פעולת חיבור בין המספרים 1 ו 5.




figure 33: ADD operation shown on FPGA

ניתן לראות כי אכן התוצאה היא 6, ואילו בלדים 5-9 אכן מציגים את קוד פעולת החיבור : 01000. להלן צילום מ-Signal Tap:




figure 34: ADD operation shown on SignalTap in Quartus

ניתן לראות כי בלחיצה על KEY 2 הנתונים משתנים, הלדים משתנים בהתאמה, לוחות ה-HEX משתנים גם כן.

פעולת Shifter:

ביצענו פעולת הזזה שמאלה SHL, כלומר שווה לערך להכפלה ב2 את Y, מאחר וY שווה 5 נרצה לראות תוצאה של 10 וזה אכן מה שקיבלנו, A שזה 10 בייצוג הקסדימלי.




figure 35: SHL operation shown on FPGA

להלן צילום מסך Signal Tap:

Type	Alias	Name	Value	512
SW	SW[0..5]		000010000b	1
KEY	KEY[0]		1	000010000b
KEY	KEY[1]		1	
KEY	KEY[2]		0	
reg	regALU[0..4]		10000b	10000b
reg	regX		00017b	00017b
reg	regY		00055b	00055b
ALUOut	ALUOut		10	10
LEDR	LEDR[0..3] Flag		00b	00b
LEDR	LEDR[5..9] ALUFN		10000b	10000b
LEDR	LEDR[4]		0	
GPIO	GPIO		0	
HEX	HEX0		40b	40b
HEX	HEX1		00b	00b
HEX	HEX2		25b	25b
HEX	HEX3		00b	00b
HEX	HEX4		00010010b	00010010b
HEX	HEX5		00b	

figure 36: SHL operation shown on SignalTap in Quartus

גם כאן הטריגר הוא 2KEY ולחיצה עליו משנה את הנתונים, הלדים משתנים בהתאמה וככה גם ALUOUT ומסכי הHEX.

מקרה שלישי פעולת Logic:
ביצענו פעולת OR בין ב 1 ל 2, ולכן נרצה לראות בתוצאה את המספר 3.




figure 37: OR operation shown on FPGA

הפעולה OR לפי ה-ISA היא 11001 וזה אכן מה שמוצג בלדים 5-9, אין שום דלג שאמור להדלק ולכן דגלים 0-3 נשארים כבויים.

נצרך תמונה מ-Signal Tap:

type	Abcs	Name	Value	1	2
		KEY[0..9]	000011001b	000011001b	
		KEY[0]	1		
		KEY[1]	1		
		KEY[2]	0		
		reg[ALL][0..4]	11001b	11001b	
		regX	0001h	0001h	
		regY	0002h	0002h	
		ALUout	3	3	
		LED[0..3] Flag	0h	0h	
		LED[5..9] ALUFN	11001b	11001b	
		LED[4]	0		
		GPIO	0		
		HEX0	40h	40h	
		HEX1	00h	00h	
		HEX2	13h	13h	
		HEX3	00h	00h	
		HEX4	0000111b	0000111b	
		HEX5	00h		

figure 38: OR operation shown on SignalTap in Quartus

גם כאן הטריגר הוא 2KEY ולחיצה עליו משנה את הנתונים, הלדים משתנים בהתאמה וככה גם ALUOUT ומסכי ה-HEX.

בדיקת PWM במעבדה:

בנוסף בשביל לבוא מוכנים למעבדה ולמטלת זמן אמת ולצורך בדיקה כי מטלת הכנה עובדת בצורה מקסימלית ניגשנו למעבדה על מנת לבדוק כי PWM אכן עובד בציד המעבדה ולא להסתמך רק על TB. מקרה ראשון Set/Reset: הגדרנו את X ו Y , נציין כי 9SW למעלה כי היינו צריכים וקטור באורך 16.




figure 39: SET/RESET mode operation shown on FPGA

מאחר ו X קטן פי 4 מ Y ואנחנו במצב זה נרצה לראות Duty Cycle של 75%.




figure 40: SET/RESET mode operation shown on Oscilloscope

נבחין כי הנתונים אכן נכונים.

מקרה שני Toggle:

הגדרנו את X ו Y , נציין כי 9SW למעלה כי היינו צריכים וקטור באורך 16.



figure 41: Toggle mode operation shown on FPGA

ב Duty Cyclen Toggle צריך להיות תמיד 50% ובנוסף בלי קשר לפי נתוני X ו Y צריך להיות ככה.



figure 42: Toggle mode operation shown on Oscilloscope